intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Ang dokumentong ito ay nagpapakita kung paano gayahin ang isang Intel® Quartus® Prime Pro Edition na disenyo sa ModelSim* – Intel FPGA Edition simulator. Bine-verify ng design simulation ang iyong disenyo bago ang programming ng device. Ang software ng Intel Quartus Prime ay bumubuo ng simulation files para sa mga sinusuportahang EDA simulator sa panahon ng pagsasama-sama ng disenyo.
Larawan 1. ModelSim – Intel FPGA Edition

Kasama sa simulation ng disenyo ang pagbuo ng simulation files, pag-compile ng mga modelo ng simulation, pagpapatakbo ng simulation, at viewsa mga resulta. Inilalarawan ng mga sumusunod na hakbang ang daloy na ito:

1. Buksan ang Example Disenyo sa pahina 4
2. Tukuyin ang Mga Setting ng EDA Tool sa pahina 4
3. Bumuo ng Simulator Setup Script Template sa pahina 5
4. Baguhin ang Simulator Setup Script sa pahina 6
5. I-compile at Gayahin ang Disenyo sa pahina 8
6. View Mga Signal Waveform sa pahina 9
7. Magdagdag ng Mga Signal sa Simulation sa pahina 11
8. Muling Patakbuhin ang Simulation sa pahina 12
9. Baguhin ang Simulation Testbench sa pahina 12

Buksan ang Example Disenyo

Ang PLL_RAM halampKasama sa disenyo ang mga Intel FPGA IP core upang ipakita ang pangunahing daloy ng simulation. I-download ang exampang disenyo files at buksan ang proyekto sa software ng Intel Quartus Prime.
Tandaan: Nangangailangan ang Quick-Start na ito ng pangunahing pag-unawa sa syntax ng wika sa paglalarawan ng hardware at sa daloy ng disenyo ng Intel Quartus Prime, gaya ng inilalarawan ng Intel Quartus Prime Pro Edition Foundation Online Training.

1. I-download at i-unzip ang Quartus_Pro_PLL_RAM.zip na disenyo halample.
2. Ilunsad ang software ng Intel Quartus Prime Pro Edition na bersyon 19.4 o mas bago.
3. Para buksan ang exampang disenyo ng proyekto, i-click File ➤ Buksan ang Proyekto, piliin ang pll_ram.qpf na proyekto file, at pagkatapos ay i-click ang OK.

Figure 2. pll_ram Project sa Intel Quartus Prime Pro Edition

Tukuyin ang Mga Setting ng EDA Tool

Tukuyin ang mga setting ng EDA tool upang makabuo ng simulation filepara sa mga sinusuportahang simulator.

1. Sa software ng Intel Quartus Prime, i-click ang Mga Assignment ➤ Settings ➤ EDA Tool Settings.
2. Sa ilalim ng Simulation, piliin ang ModelSim-Intel FPGA bilang pangalan ng Tool. Panatilihin ang mga default na setting para sa Format para sa output netlist at Output na direktoryo.

Bumuo ng Simulator Setup Script Template

Tinutulungan ka ng mga script ng pag-setup ng simulator na gayahin ang mga IP core sa iyong disenyo. Sundin ang mga hakbang na ito para buuin ang template ng script ng pag-setup ng simulator na partikular sa vendor para sa mga IP module sa exampang disenyo. Maaari mong i-customize ang template na ito para sa iyong mga partikular na layunin ng simulation.

1. Para i-compile ang disenyo, i-click ang Processing ➤ Start Compilation. Ipinapahiwatig ng window ng Mga Mensahe kung kumpleto na ang compilation.
2. I-click ang Tools ➤ Bumuo ng Simulator Setup Script para sa IP. Panatilihin ang default na direktoryo ng Output at Gumamit ng mga kamag-anak na landas kung posible ang setting para sa script ng pag-setup file. Ang setup script template ay bumubuo sa direktoryo na iyong tinukoy.

Figure 3. Bumuo ng Simulator Setup Scripts IP Dialog Box

Baguhin ang Simulator Setup Script

Baguhin ang nabuong script ng pag-setup ng simulator upang paganahin ang mga partikular na command na gayahin ang mga IP core sa proyekto.

1. Sa isang text editor, buksan ang /PLL_RAM/mentor/msim_setup.tcl file.
2. Gumawa ng bagong text file na may pangalang mentor_example.do at i-save ito sa /PLL_RAM/mentor/ direktoryo.
3. Sa msim_setup.tcl file, kopyahin ang seksyon ng code na nakapaloob sa loob ng TOP-LEVEL TEMPLATE – BEGIN at TOP-LEVEL TEMPLATE – END na mga komento, at pagkatapos ay i-paste ang code na ito sa bagong mentor_example.do file.
4. Sa mentor_example.do file, tanggalin ang solong pound (#) na mga character bago ang mga sumusunod na naka-highlight na linya upang paganahin ang mga compilation command:

Figure 4. Uncomment Highlighted Simulation Command sa Script

1. Palitan ang mga sumusunod na linya sa mentor_example.do script:

Talahanayan 1. Tukuyin ang Mga Halaga sa mentor_example.do Script

Palitan ang Linya na ito	Sa Linya na ito
itakda ang QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -trabaho trabaho ../PLL_RAM.v vlog -vlog01compat -trabahong trabaho ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -trabahong trabaho ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -trabahong trabaho ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
itakda ang TOP_LEVEL_NAME	itakda ang TOP_LEVEL_NAME tb
tumakbo -a	magdagdag ng wave * view istraktura view tumatakbo ang mga signal -lahat

1. I-save ang /PLL_RAM/mentor/mentor_example.do file. Ang sumusunod na figure ay nagpapakita ng mentor_example.do file pagkatapos makumpleto ang mga pagbabago:

Figure 5. Nakumpleto ang Top-Level IP Simulation Setup Script

I-compile at Gayahin ang Disenyo

Patakbuhin ang top-level na mentor_example.do script sa ModelSim – Intel FPGA Edition software para i-compile at gayahin ang iyong disenyo.

1. Ilunsad ang ModelSim – Intel FPGA Edition software. Inaayos ng ModelSim – Intel FPGA Edition GUI ang mga elemento ng iyong simulation sa magkahiwalay na mga window at tab.
2. Mula sa direktoryo ng proyekto ng PLL_RAM, buksan ang testbench_1.v file. Katulad nito, buksan ang mentor/mentor_example.do file.
3. Upang ipakita ang window ng Transcript, i-click View ➤ Transcript. Maaari kang magpasok ng mga command para sa ModelSim – Intel FPGA Edition nang direkta sa Transcript window.
4. I-type ang sumusunod na command sa Transcript window at pagkatapos ay pindutin ang Enter: do mentor_example.do

Ang disenyo ay pinagsama-sama at ginagaya, ayon sa iyong mga pagtutukoy sa mentor_example.walang script. Ang sumusunod na figure ay nagpapakita ng ModelSim - Intel FPGA Edition simulator:

Larawan 6. ModelSim – Intel FPGA Edition GUI

View Mga Signal Waveform

Sundin ang mga hakbang na ito upang view mga signal sa testbench_1.v simulation waveform:

1. I-click ang Wave window. Ang simulation waveform ay nagtatapos sa 11030 ns, gaya ng tinutukoy ng testbench. Inililista ng Wave window ang mga signal ng CLOCK, WE, OFFSET, RESET_N, at RD_DATA.

Figure 7. ModelSim – Intel FPGA Edition Wave Window

1. Upang view ang mga signal sa top-level na disenyo ng pll_ram.v, i-click ang tab na Sim. Ang Sim window ay nagsi-synchronize sa Objects window.

Figure 8. ModelSim – Intel FPGA Edition Sim at Objects Windows

1. Upang view ang pinakamataas na antas ng mga signal ng module, palawakin ang tb folder sa tab na Mga Bagay. Katulad nito, palawakin ang folder ng Test1. Ang window ng Objects ay nagpapakita ng UP_module, DOWN_module, PLL_module, at RAM_module signal.
2. Sa window ng Sim, i-click ang isang module sa ilalim ng Test1 upang ipakita ang mga signal ng module sa window ng Objects.
3. View ang simulation library files sa window ng Library.

Figure 9. ModelSim – Intel FPGA Edition Library Window

Magdagdag ng Mga Signal sa Simulation

Ang mga signal ng CLOCK, WE, OFFSET, RESET_N, at RD_DATA ay awtomatikong lumalabas sa Wave window dahil tinutukoy ng top-level na disenyo ang I/O na ito. Bilang karagdagan, maaari kang opsyonal na magdagdag ng mga panloob na signal sa simulation.

1. Sa Objects window, hanapin ang UP_module, DOWN_module, PLL_module, at RAM_module modules.
2. Sa window ng Objects, piliin ang RAM_module. Ang mga input at output ng module ay
3. display.

Figure 10. Magdagdag ng Mga Signal Sa Wave Window

1. Upang idagdag ang mga panloob na signal sa pagitan ng down-counter at dual-port na module ng RAM, i-right-click ang rdaddress at pagkatapos ay i-click ang Add Wave.
2. Upang idagdag ang mga panloob na signal sa pagitan ng up-counter at dual-port na module ng RAM, i-right-click ang wraddress at pagkatapos ay i-click ang Add Wave. Bilang kahalili, maaari mong i-drag at i-drop ang mga signal na ito mula sa window ng Objects patungo sa Wave window.
3. Upang makabuo ng mga waveform para sa mga bagong signal na idaragdag mo, i-click ang Simulate ➤ Run ➤ Continue.

Muling Patakbuhin ang Simulation

Dapat mong muling patakbuhin ang simulation kung gagawa ka ng mga pagbabago sa simulation setup, gaya ng pagdaragdag ng mga signal sa Wave window, o pagbabago sa testbench_1.v file. Sundin ang mga hakbang na ito upang muling patakbuhin ang simulation:

1. Sa ModelSim – Intel FPGA Edition simulator, i-click ang Simulate ➤ I-restart. Panatilihin ang mga default na opsyon at i-click ang OK. I-clear ng mga opsyong ito ang mga waveform at i-restart ang simulation time, habang pinapanatili ang mga kinakailangang signal at setting.
   Tandaan: Bilang kahalili, maaari mong patakbuhin muli ang /PLL_RAM/mentor/mentor_example.do script upang muling patakbuhin ang simulation sa command line.
2. I-click ang Simulate ➤ Run ➤ Run -all. Ang testbench_1.v file ginagaya ayon sa mga pagtutukoy ng testbench. Upang ipagpatuloy ang simulation, i-click ang Simulate ➤ Run ➤ Continue. Ipinagpapatuloy ng command na ito ang simulation hanggang sa i-click mo ang Stop button.

Baguhin ang Simulation Testbench

Ang testbench_1.v halampSinusuri lamang ng le testbench ang isang tiyak na hanay ng mga kundisyon at mga kaso ng pagsubok. Maaari mong manu-manong i-edit ang testbench_1.v file sa ModelSim – Intel FPGA Edition simulator upang subukan ang iba pang mga kaso at kundisyon:

1. Buksan ang testbench_1.v file sa ModelSim - Intel FPGA Edition simulator.
2. Mag-right-click sa testbench_1.v file upang kumpirmahing ang file ay hindi nakatakda sa Read Only.
3. Ipasok at i-save ang anumang karagdagang mga parameter ng testbench sa testbench_1.v file.
4. Upang bumuo ng mga waveform para sa isang testbench na iyong binago, i-click ang Simulate ➤ I-restart.
5. I-click ang Simulate ➤ Run ➤ Run -all.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

Bersyon ng Dokumento	Bersyon ng Intel Quartus Prime	Mga pagbabago
2019.12.30	19.4	• Mga na-update na hakbang at screenshot para sa bersyon 19.4 ng Intel Quartus Prime Pro Edition. • Na-update na disenyo halample file link at nilalaman.
2018.09.25	18.0	Nawastong mga error sa syntax sa mentor_example.do Script.
2018.05.07	18.0	Inalis ang hindi kinakailangang hakbang mula sa Patakbuhin ang Simulation sa Command Line pamamaraan.
2017.07.15	17.1	Paunang paglabas.

Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiya ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo.

• Maaaring i-claim ang ibang mga pangalan at brand bilang pag-aari ng iba.

Mga Dokumento / Mga Mapagkukunan

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Gabay sa Gumagamit UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Mga sanggunian

• User Manual