Nios V Processor Intel FPGA IP Software
Nios® V Processor Intel® FPGA IP Release Notes
Maaaring magbago ang numero ng Intel® FPGA IP version (XYZ) sa bawat bersyon ng software ng Intel Quartus® Prime. Isang pagbabago sa:
- X ay nagpapahiwatig ng isang pangunahing rebisyon ng IP. Kung ina-update mo ang software ng Intel Quartus Prime, dapat mong muling buuin ang IP.
- Ang Y ay nagpapahiwatig na ang IP ay may kasamang mga bagong feature. I-regenerate ang iyong IP para maisama ang mga bagong feature na ito.
- Ipinapahiwatig ng Z na ang IP ay may kasamang maliliit na pagbabago. Buuin muli ang iyong IP upang maisama ang mga pagbabagong ito.
Kaugnay na Impormasyon
- Nios V Processor Reference Manual
Nagbibigay ng impormasyon tungkol sa mga benchmark ng pagganap ng processor ng Nios V, arkitektura ng processor, modelo ng programming, at pangunahing pagpapatupad (Gabay sa Gumagamit ng Intel Quartus Prime Pro Edition).
- Nios II at Naka-embed na Mga Tala sa Paglabas ng IP
- Handbook ng Disenyo ng Nios V na Naka-embed na Processor
Inilalarawan kung paano pinakamabisang gamitin ang mga tool, nagrerekomenda ng mga istilo ng disenyo, at mga kasanayan para sa pagbuo, pag-debug, at pag-optimize ng mga naka-embed na system gamit ang Nios® V processor at mga tool na ibinigay ng Intel (Intel Quartus Prime Pro Edition User Guide). - Handbook ng Developer ng Nios® V Processor Software
Inilalarawan ang kapaligiran ng pagbuo ng software ng processor ng Nios® V, ang mga tool na available, at ang proseso ng pagbuo ng software na tatakbo sa Nios® V processor (Gabay sa Gumagamit ng Intel Quartus Prime Pro Edition).
Mga Tala sa Paglabas ng Nios® V/m Processor Intel FPGA IP (Intel Quartus Prime Pro Edition)
Nios® V/m Processor Intel FPGA IP v22.3.0
Talahanayan 1. v22.3.0 2022.09.26
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.3 | • Pinahusay na prefetch logic. Na-update ang sumusunod na pagganap at mga benchmark na numero:
— FMAX — Lugar — Dhrystone — CoreMark • Alisin ang exceptionOffset at exceptionAgent na mga parameter mula sa _hw.tcl. Tandaan: Naapektuhan lamang ang henerasyon ng BSP. Walang epekto sa RTL o circuit. • Binagong pag-reset ng debug: — Nagdagdag ng ndm_reset_in port — Pinalitan ang pangalan ng dbg_reset sa dbg_reset_out. |
– |
Nios® V/m Processor Intel FPGA IP v21.3.0
Talahanayan 2.v21.3.0 2022.06.21
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.2 | • Nagdagdag ng interface ng kahilingan sa pag-reset
• Inalis ang mga hindi nagamit na signal na nagdulot ng latch interface • Inayos ang isyu sa pag-reset ng debug: — Na-update ang pagruruta ng ndmreset upang maiwasan ang pag-reset ng module ng debug. |
– |
Nios® V/m Processor Intel FPGA IP v21.2.0
Talahanayan 3. v21.2.0 2022.04.04
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.1 | • Nagdagdag ng bagong disenyo halamples sa Nios® V/m Processor Intel FPGA IP core parameter editor:
— uC/TCP-IP IPerf Halample Disenyo — uC/TCP-IP Simple Socket Server Halample Disenyo |
– |
| • Pag-aayos ng Bug:
— Natugunan ang mga isyu na nagdudulot ng hindi mapagkakatiwalaang mga pag-access sa MARCHID, MIMPID, at MVENDORID CSR. — Pinagana ang kakayahan sa pag-reset mula sa debug module upang payagan ang core na ma-reset sa pamamagitan ng debugger. — Pinagana ang suporta para sa trigger. Sinusuportahan ng Nios V processor core ang 1 trigger. — Natugunan ang mga iniulat na babala sa synthesis at mga isyu sa lint. — Natugunan ang isang isyu mula sa debug ROM na nagdulot ng katiwalian sa return vector. — Inayos ang isang isyu na humadlang sa pag-access sa GPR 31 mula sa debug module. |
– |
Nios V/m Processor Intel FPGA IP v21.1.1
Talahanayan 4. v21.1.1 2021.12.13
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 21.4 | • Pag-aayos ng Bug:
— Maa-access ang mga rehistro ng trigger ngunit hindi suportado ang isyu na naayos ang mga trigger. |
Na-prompt ang pagbubukod sa iligal na pagtuturo kapag ina-access ang mga rehistro ng trigger. |
| • Nagdagdag ng bagong Disenyo Halampsa Nios V/m Processor Intel FPGA IP core parameter editor.
— GSFI Bootloader Halample Disenyo — SDM Bootloader Halample Disenyo |
– |
Nios V/m Processor Intel FPGA IP v21.1.0
Talahanayan 5.v21.1.0 2021.10.04
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 21.3 | Paunang Paglabas | – |
Mga Tala sa Paglabas ng Nios V/m Processor Intel FPGA IP (Intel Quartus Prime Standard Edition).
Nios V/m Processor Intel FPGA IP v1.0.0
Talahanayan 6. v1.0.0 2022.10.31
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.1std | Paunang paglabas. | – |
Mga archive
Intel Quartus Prime Pro Edition
Nios V Processor Reference Manual Archives
Para sa pinakabago at nakaraang mga bersyon ng gabay sa gumagamit na ito, sumangguni sa Nios® V Processor Reference Manual. Kung hindi nakalista ang isang IP o bersyon ng software, nalalapat ang gabay sa gumagamit para sa nakaraang bersyon ng IP o software.
Ang mga bersyon ng IP ay pareho sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Mula sa software ng Intel Quartus Prime Design Suite na bersyon 19.2 o mas bago, ang mga IP core ay may bagong IP versioning scheme.
Nios V Naka-embed na Processor Design Handbook Archives
Para sa pinakabago at nakaraang mga bersyon ng gabay sa gumagamit na ito, sumangguni sa Nios® V Embedded Processor Design Handbook. Kung hindi nakalista ang isang IP o bersyon ng software, nalalapat ang gabay sa gumagamit para sa nakaraang bersyon ng IP o software.
Ang mga bersyon ng IP ay pareho sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Mula sa software ng Intel Quartus Prime Design Suite na bersyon 19.2 o mas bago, ang mga IP core ay may bagong IP versioning scheme.
Nios V Processor Software Developer Handbook Archives
Para sa pinakabago at nakaraang mga bersyon ng gabay sa gumagamit na ito, sumangguni sa Nios® V Processor Software Developer Handbook. Kung hindi nakalista ang isang IP o bersyon ng software, nalalapat ang gabay sa gumagamit para sa nakaraang bersyon ng IP o software.
Ang mga bersyon ng IP ay pareho sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Mula sa software ng Intel Quartus Prime Design Suite na bersyon 19.2 o mas bago, ang mga IP core ay may bagong IP versioning scheme.
Intel Quartus Prime Standard Edition
Sumangguni sa mga sumusunod na gabay sa gumagamit para sa impormasyon tungkol sa Nios V processor para sa Intel Quartus Prime Standard Edition.
Kaugnay na Impormasyon
- Nios® V Embedded Processor Design Handbook Inilalarawan kung paano pinakaepektibong gamitin ang mga tool, nagrerekomenda ng mga istilo ng disenyo, at mga kasanayan para sa pagbuo, pag-debug, at pag-optimize ng mga naka-embed na system gamit ang Nios® V processor at mga tool na ibinigay ng Intel (Intel Quartus Prime Standard Edition User Guide ).
Nios® V Processor Reference Manual
- Nagbibigay ng impormasyon tungkol sa mga benchmark ng pagganap ng processor ng Nios V, arkitektura ng processor, modelo ng programming, at pangunahing pagpapatupad (Intel Quartus Prime Standard Edition User Guide).
Handbook ng Developer ng Nios® V Processor Software
- Inilalarawan ang kapaligiran ng pagbuo ng software ng processor ng Nios® V, ang mga tool na available, at ang proseso ng pagbuo ng software na tatakbo sa Nios® V processor (Intel Quartus Prime Standard Edition User Guide).
Nios® V Processor Intel® FPGA IP Release Notes 8
Mga Dokumento / Mga Mapagkukunan
 |
Intel Nios V Processor Intel FPGA IP Software [pdf] Gabay sa Gumagamit Nios V Processor Intel FPGA IP Software, Processor Intel FPGA IP Software, FPGA IP Software, IP Software, Software |
 |
Intel Nios V Processor Intel FPGA IP [pdf] Gabay sa Gumagamit Nios V Processor Intel FPGA IP, Processor Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
