intel AN 837 Mga Alituntunin sa Disenyo para sa HDMI FPGA IP
Mga Alituntunin sa Disenyo para sa HDMI Intel® FPGA IP
Tinutulungan ka ng mga alituntunin sa disenyo na ipatupad ang mga High-Definition Multimedia Interface (HDMI) Intel FPGA IP gamit ang mga FPGA device. Pinapadali ng mga alituntuning ito ang mga disenyo ng board para sa mga interface ng video ng HDMI Intel® FPGA IP.
- Gabay sa Gumagamit ng HDMI Intel FPGA IP
- AN 745: Mga Alituntunin sa Disenyo para sa Intel FPGA DisplayPort Interface
Mga Alituntunin sa Disenyo ng HDMI Intel FPGA IP
Ang interface ng HDMI Intel FPGA ay may data ng Transition Minimized Differential Signaling (TMDS) at mga channel ng orasan. Ang interface ay nagdadala din ng Video Electronics Standards Association (VESA) Display Data Channel (DDC). Ang mga channel ng TMDS ay nagdadala ng video, audio, at auxiliary na data. Ang DDC ay batay sa I2C protocol. Ginagamit ng HDMI Intel FPGA IP core ang DDC para basahin ang Extended Display Identification Data (EDID) at makipagpalitan ng configuration at impormasyon ng status sa pagitan ng HDMI source at sink.
Mga Tip sa Disenyo ng HDMI Intel FPGA IP Board
Kapag nagdidisenyo ka ng iyong HDMI Intel FPGA IP system, isaalang-alang ang sumusunod na mga tip sa disenyo ng board.
- Gumamit ng hindi hihigit sa dalawang vias bawat bakas at iwasan sa pamamagitan ng mga stub
- Itugma ang differential pair impedance sa impedance ng connector at cable assembly (100 ohm ±10%)
- I-minimize ang inter-pair at intra-pair skew para matugunan ang TMDS signal skew na kinakailangan
- Iwasan ang pagruta ng differential pair sa isang puwang sa ilalim ng eroplano
- Gumamit ng karaniwang high speed na mga kasanayan sa disenyo ng PCB
- Gumamit ng mga level shifter para matugunan ang electrical compliance sa parehong TX at RX
- Gumamit ng mga magagaling na cable, gaya ng Cat2 cable para sa HDMI 2.0
Mga Diagram ng Schematic
Ang mga diagram ng eskematiko ng Bitec sa ibinigay na mga link ay naglalarawan ng topology para sa mga board ng pagpapaunlad ng Intel FPGA. Ang paggamit ng HDMI 2.0 link topology ay nangangailangan sa iyo na matugunan ang 3.3 V electrical compliance. Para matugunan ang 3.3 V compliance sa mga Intel FPGA device, kailangan mong gumamit ng level shifter. Gumamit ng DC-coupled redriver o retimer bilang level shifter para sa transmitter at receiver.
Ang mga external na vendor na device ay TMDS181 at TDP158RSBT, parehong tumatakbo sa DCcoupled na mga link. Kailangan mo ng wastong pull-up sa mga linya ng CEC upang matiyak ang functionality kapag nakikipag-inter-operating sa iba pang mga consumer remote control device. Ang Bitec schematic diagram ay CTS-certified. Gayunpaman, ang sertipikasyon ay partikular sa antas ng produkto. Pinapayuhan ang mga taga-disenyo ng platform na patunayan ang panghuling produkto para sa wastong paggana.
Kaugnay na Impormasyon
- Schematic Diagram para sa HSMC HDMI Daughter Card Revision 8
- Schematic Diagram para sa FMC HDMI Daughter Card Revision 11
- Schematic Diagram para sa FMC HDMI Daughter Card Revision 6
Hot-Plug Detect (HPD)
Ang signal ng HPD ay nakasalalay sa papasok na +5V Power signal, halimbawaample, ang HPD pin ay maaaring igiit lamang kapag ang +5V Power signal mula sa pinagmulan ay nakita. Upang mag-interface sa isang FPGA, kailangan mong isalin ang 5V HPD signal sa FPGA I/O voltage level (VCCIO), gamit ang isang voltage level translator tulad ng TI TXB0102, na walang mga pull-up resistors na isinama. Kailangang hilahin ng isang HDMI source pababa ang signal ng HPD para mapagkakatiwalaan nitong mapag-iba ang pagitan ng isang lumulutang na signal ng HPD at isang mataas na vol.tage level ng signal ng HPD. Ang isang HDMI sink +5V Power signal ay dapat isalin sa FPGA I/O voltage antas (VCCIO). Ang signal ay dapat na mahinang hinila pababa gamit ang isang resistor (10K) upang makilala ang isang lumulutang na +5V Power signal kapag hindi hinihimok ng isang HDMI source. Ang isang HDMI source +5V Power signal ay may over-current na proteksyon na hindi hihigit sa 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
Ang HDMI Intel FPGA IP DDC ay batay sa mga signal ng I2C (SCL at SDA) at nangangailangan ng mga pull-up na resistor. Upang mag-interface sa isang Intel FPGA, kailangan mong isalin ang 5V SCL at SDA na antas ng signal sa FPGA I/O voltage level (VCCIO) gamit ang isang voltage level translator, gaya ng TI TXS0102 gaya ng ginamit sa Bitec HDMI 2.0 daughter card. Ang TI TXS0102 voltagAng e level translator device ay nagsasama ng mga panloob na pull-up resistors upang walang on-board pull-up resistors ang kailangan.
Kasaysayan ng Pagbabago ng Dokumento para sa AN 837: Mga Alituntunin sa Disenyo para sa HDMI Intel FPGA IP
| Bersyon ng Dokumento | Mga pagbabago |
| 2019.01.28 |
|
| Petsa | Bersyon | Mga pagbabago |
| Enero 2018 | 2018.01.22 | Paunang paglabas.
Tandaan: Ang dokumentong ito ay naglalaman ng mga alituntunin sa disenyo ng HDMI Intel FPGA na inalis mula sa AN 745: Mga Alituntunin sa Disenyo para sa Mga Interface ng DisplayPort at HDMI at pinalitan ng pangalan na AN 745: Mga Alituntunin sa Disenyo para sa Intel FPGA DisplayPort Interface. |
Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiyahan ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago mag-order para sa mga produkto o serbisyo.
Maaaring i-claim ang ibang mga pangalan at brand bilang pag-aari ng iba.
ID: 683677
Bersyon: 2019-01-28
Mga Dokumento / Mga Mapagkukunan
 |
intel AN 837 Mga Alituntunin sa Disenyo para sa HDMI FPGA IP [pdf] Gabay sa Gumagamit AN 837 Mga Alituntunin sa Disenyo para sa HDMI FPGA IP, AN 837, Mga Alituntunin sa Disenyo para sa HDMI FPGA IP, Mga Alituntunin para sa HDMI FPGA IP, HDMI FPGA IP |
