CAN-CN FPGA: PolarFire PCIe L2P2 Link State Support
Microchip Corporation
Paksa: CAN-CN FPGA: PolarFire PCI Express L2P2 link na suporta sa estado
Paglalarawan:
Sa Libero SoC release 2022.1 ang opsyon upang paganahin ang L2P2 power management link ay inalis mula sa Generate SERDES Initialization GUI. Hindi sinusuportahan ng lahat ng bloke ng hardware ng PolarFire transceiver PCIe Link Training at Status State Machine (LTSSM) ang L2P2 power management link state.
Dahilan ng pagbabago:
Kasama sa mga bloke ng PolarFire transceiver ang naka-embed na PCIe Gen1 at Gen2 Root-port at End-point controllers. Ang PCIe Sub-system (PCIESS) LTSSM ay sumusuporta sa Link Training states at Re-Training (Recovery) state. Gayunpaman, ang PCIESS ay hindi sumusuporta sa anumang software driven power management states gaya ng L2P2, gaya ng maling nabanggit sa orihinal na dokumentasyon.
- Ang software-driven na L2P2 entry command na ibinigay ng PolarFire PCIESS Root-Port sa mga downstream na end-point ay hindi suportado. Bilang isang root-port, magiging sanhi ito ng ganap na pagkagambala at mababawi lamang ang link sa pamamagitan ng muling pagsisimula ng link gamit ang side-band PERSTn (pangunahing pag-reset) o isang power cycle.
- Ang PolarFire PCIESS End-point ay hindi dapat utusan ng host na ipasok ang L2P2 link state. Bilang isang end-point, ang link ay maaaring nakakagambala at mababawi lamang sa pamamagitan ng muling pagsisimula sa link gamit ang side-band na PERSTn (pangunahing pag-reset) o isang power cycle.
Epekto ng Application:
Hindi sinusuportahan ng mga PolarFire device ang L2P2 power management link state.
- Upang maiwasan ang mga pagkagambala sa link, ang PCIe power management software ay hindi dapat mag-utos ng PolarFire PCIESS Root-port o End-point upang makapasok sa isang lower-power link state (L2).
- Hindi nito nakakamit ang karagdagang pagtitipid ng kuryente para sa PolarFire device.
- Ang Libero SoC release 2022.1 ay na-update para i-advertise ang disabled na D3hot at D3cold sa PCI Legacy Power Management state ng aming Endpoint Config Space
- Upang makamit ang higit pang pagtitipid ng kuryente sa pagpapatakbo, bukod pa sa arkitektura ng PolarFire device na na-optimize na sa kapangyarihan, dapat gumamit ang taga-disenyo ng FPGA ng mga diskarte sa pamamahala ng kuryente nang direkta sa disenyo ng tela ng FPGA.
Kinakailangan ang Aksyon:
- Ang mga gumagamit ay dapat sumangguni sa na-update na dokumentasyon na ibinigay ng Microchip tungkol sa suporta ng Estado ng Pagsasanay ng link ng PCIESS.
- https://www.microsemi.com/document-portal/doc_download/1245812-polarfire-fpga-and-polarfire-soc-fpga-pci-expressuser-guide
- Sumangguni sa PolarFire FPGA Low Power Application Note para sa mga feature ng device na magagamit ng mga user para makabuo ng karagdagang power-savings sa kanilang disenyo.
Microchip Technology Incorporated 2355 West Chandler Blvd.
Chandler, AZ 85224-6199 Pangunahing Tanggapan 480-792-7200 Fax 480-899-9210
Impormasyon sa Pakikipag-ugnayan:
Kung mayroon kang anumang mga katanungan tungkol sa paksang ito, makipag-ugnayan sa FPGA-BU Technical Support sa web portal sa ibaba http://www.microchip.com/support
Pagbati,
Microsemi Corporation, isang buong pag-aari na subsidiary ng Microchip Technology Inc.
Ang Customer Notice (CN) o Customer Advisory Notice (CAN) ay kumpidensyal at pagmamay-ari na impormasyon ng Microchip at inilaan lamang para sa pamamahagi ng Microchip sa mga customer nito, para sa paggamit lamang ng mga customer. Hindi ito dapat kopyahin o ibigay sa anumang ikatlong partido nang walang paunang nakasulat na pahintulot ng Microchip.
Mga Dokumento / Mga Mapagkukunan
 |
MICROCHIP CAN-CN FPGA PolarFire FPGA Module [pdf] User Manual CAN-CN FPGA PolarFire FPGA Module, CAN-CN FPGA, PolarFire FPGA Module, Module |
