Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Tala ng Aplikasyon
AN5978

Panimula

(Magtanong)

Inilalarawan ng dokumentong ito kung paano patakbuhin ang JESD204B standalone demo design sa Polar Fire ® Splash Board gamit ang JESD204B Standalone Demo GUI application. Ang GUI application ay nakabalot kasama ng disenyo files. Ang disenyo ng demo ay isang reference na disenyo na binuo gamit ang mga Polar Fire high-speed transceiver blocks at ang CoreJESD204BTX at CoreJESD204BRX IP core. Gumagana ito sa Loopback mode sa pamamagitan ng pagpapadala ng data ng CoreJESD204BTX sa CoreJESD204BRX IP core sa pamamagitan ng mga transceiver lane, na naka-loop pabalik sa board. Pinapadali ng loopback setup na ito ang isang standalone JESD interface demo na hindi nangangailangan ng Analog-to-Digital Converter (ADC) o Digital-to-Analog Converters (DAC).
Ang mga Microchip Polar Fire device ay may naka-embed, high-speed transceiver blocks na kayang humawak ng mga rate ng data mula 250 Mbps hanggang 12.5 Gbps. Ang module ng transceiver (PF_XCVR) ay nagsasama ng ilang functional block upang suportahan ang maramihang high-speed serial protocol sa loob ng FPGA. Ang JESD204B ay isang high-speed serial interface standard para sa mga data converter na binuo ng JEDEC committee. Binabawasan ng pamantayang JESD204B ang bilang ng mga input at output ng data sa pagitan ng mga high-speed data converter at receiver.
Nagbibigay ang Microchip ng mga core ng CoreJESD204BTX at CoreJESD204BRX IP na nagpapatupad ng mga interface ng transmitter at receiver ng pamantayan ng JESD204B. Ang mga IP core na ito ay madaling isama sa mga data converter na nakabatay sa JESD204B upang bumuo ng mga high-bandwidth na application tulad ng mga wireless infrastructure transceiver, software-defined radios, medical imaging system, at radar at secure na komunikasyon. Sinusuportahan ng mga IP core na ito ang mga lapad ng link mula x1 hanggang x4, at ang mga rate ng link mula 250 Mbps hanggang 12.5 Gbps bawat lane gamit ang subclass 0, 1 at 2.
Para sa higit pang impormasyon tungkol sa pagpapatupad ng disenyo ng interface ng JESD204B, at lahat ng kinakailangang block at IP core na ginawa sa Libero® SoC, tingnan ang Demo Design.

Ang JESD204B standalone na disenyo ng interface ay maaaring i-program gamit ang alinman sa mga sumusunod na opsyon:

• Gamit ang .trabaho file: Upang i-program ang device gamit ang .job file ibinigay kasama ng disenyo files, tingnan ang Programming ng Device Gamit ang Flash Pro Express.
• Paggamit ng Libero SoC: Upang i-program ang device gamit ang Libero SoC, tingnan ang Pagpapatakbo ng Demo Design. Gamitin ang opsyong ito kapag binago ang disenyo ng demo

Mga Kinakailangan sa Disenyo

(Magtanong)

Inililista ng sumusunod na talahanayan ang mga mapagkukunang kinakailangan upang patakbuhin ang demo.
Talahanayan 1-1. Mga Kinakailangan sa Disenyo

Kinakailangan	Bersyon
Operating System	Windows® 10 at 11
Hardware
Polar Fire® Splash Kit na may MPF300T-1FCG484E device	Rev 2 o mas bago
Software	Para sa lahat ng mga bersyon ng software na kailangan para magawa ang reference na disenyong ito, tingnan ang readme.txt file ibinigay sa disenyo files.
Flash Pro Express
GUI executable (ibinigay kasama ang disenyo files)
Libero® SoC

Mga kinakailangan

(Magtanong)

Bago ka magsimula, gawin ang mga sumusunod na hakbang:

• I-download at i-install ang Libero® SoC (tulad ng ipinahiwatig sa website para sa disenyong ito) sa host PC mula sa Libero SoC Documentation.
• I-download ang disenyo ng demo files mula sa www.microchip.com/en-us/application-notes/an5978.
• I-install ang GUI application sa pamamagitan ng pagpapatakbo ng setup.exe file magagamit sa disenyo files folder: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Sa pagtatapos ng pag-install, maaari kang i-prompt na i-download at i-install ang FPGA_GUI_Pack, kung hindi pa ito available sa iyong system.
• Bilang kahalili, maaari mong manu-manong i-download at i-install ang Microchip FPGA_GUI_Pack.

Mahalaga: A Kinakailangan ang lisensya ng Libero® Gold upang suriin ang iyong mga disenyo gamit ang Polar Fire® Splash Kit.

Demo Design

(Magtanong)

Ang disenyo ng demo ng Polar Fire® JESD204B ay binuo upang i-interface ang mga converter ng data na sumusunod sa JESD204B sa mga Polar Fire device. Ang disenyo ay gumagana tulad ng sumusunod:

1. Ang DATA_HANDLE_0 block ay nakikipag-ugnayan sa GUI. Ang GUI ay nagbibigay-daan sa pagpili ng alinman sa PRBS o waveform input.
2. Ipinapasa ng DATA_HANDLE_0 block ang input selection sa DATA_GENERATOR_0 block, na bumubuo at nagpapadala ng kaukulang data ng input sa CoreJESD204BTX IP core.
3. Ang CoreJESD204BTX IP core ay gumaganap ng JESD204B transmitter function batay sa configuration at nagpapadala ng data sa PF_XCVR (transceiver) IP core.
4. Ang naka-encode na data ay natatanggap ng CoreJESD204BRX IP core dahil ang TX at RX lane ng PF_XCVR block ay naka-loop pabalik.
5. Ang CoreJESD204BRX IP core ay gumaganap ng JESD204B receiver function batay sa configuration at nagpapadala ng data sa GUI para sa viewsa napiling input.

Mahalaga: Kailan ang isang error sa data o error sa link ay pinili sa GUI, ang error generator block ay bumubuo ng error na iyon at ipinapakita ito sa GUI.
Ipinapakita ng sumusunod na figure ang pagpapatupad ng hardware ng JESD204B interface demo.

Larawan 3-1. Pagpapatupad ng Hardware Block Diagram

3.1. Pagpapatupad ng Disenyo (Magtanong)
Ipinapakita ng sumusunod na figure ang pagpapatupad ng disenyo ng Libero® ng demo ng interface ng JESD204B.

Larawan 3-2. JESD204B Interface Design

Inililista ng sumusunod na talahanayan ang mahahalagang input at output signal ng disenyo.
Talahanayan 3-1. Mga Signal ng Input at Output

Signal	Paglalarawan
Mga Signal ng Pag-input
LANE0_RXD_P at LANE0_RXD_N	Mga input ng pagkakaiba-iba ng receiver ng transceiver
ARST_N	External reset na nakuha mula sa push button switch on board
RX	Tatanggap ng interface ng UART
REF_CLK_PAD_P_0 at REF_CLK_PAD_N_0	Differential reference clock na nakuha mula sa on-board na 125 MHz oscillator
SEL_IN[3:0]	Signal na nakamapa sa DIPs 1, 2, 3 at 4 ng SW8 dip slide switch na ginamit upang i-debug ang katayuan at mga pagkakamali
Mga Signal ng Output
LANE0_TXD_P at LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal na nagpapahiwatig kung ang link ay pataas o pababa
TX	Transmitter ng interface ng UART

3.2. Configuration ng IP (Magtanong)
Kasama sa disenyo ng hardware para sa interface ng JESD204B ang mga sumusunod na bloke.
3.2.1. Pangasiwaan ng Data (Magtanong)
Ang data handle (DATA_HANDLE_0) block ay tumatanggap ng input data selection at link o data error generation information mula sa GUI. Ipinapadala din ng block na ito ang output ng data na natanggap mula sa CoreJESD204BRX core at ang data o error sa status ng link sa GUI para sa viewing.
3.2.2. Tagabuo ng Data (Magtanong)
Ang data generator ay may PRBS generator at waveform generator. Ang PRBS generator ay bumubuo ng PRBS7, PRBS15, PRBS23 at PRBS31 pattern. Ang isang error insertion mode na ipinatupad sa PRBS generator ay naglalagay ng error sa PRBS sequence. Ang waveform generator ay bumubuo ng sine, sawtooth, triangle at square waveform. Ang generator ng data ay nagpapakain ng 64-bit na pattern ng pagsubok sa core ng JESD204BTX, na pagkatapos ay nagpapadala ng data sa transceiver.
3.2.3. PF_TPSRAM (Magtanong)
Mayroong dalawang pagkakataon ng mga bloke ng PF_TPSRAM, iniimbak ng bloke ng PF_TPSRAM_C0 ang status ng link na JESD204B bago ito ipadala sa GUI. Iniimbak ng PF_TPSRAM_C1 block ang data na natanggap mula sa CoreJESD204BRX bago ipadala ang data sa GUI.
3.2.4. Error Generator (Magtanong)
Ang error generator block (ERR_GEN_0) ay bumubuo ng mga link error sa pamamagitan ng pagpapadala ng random na data sa pagitan ng CoreJESD204BTX at PF_XCVR kapag ang link error generation ay pinili sa GUI.
3.2.5. PRBS_checker (Magtanong)
Ang data checker ay tumatanggap ng 64-bit na data mula sa CoreJESD204BRX IP core at sinusuri kung tama ang natanggap na data. Bumubuo ito ng error count at status signal, na ipinapadala sa GUI para sa indikasyon ng status. Eksklusibong sinusuri ng data checker ang mga PRBS sequence na nabuo ng data generator.
3.2.6. LED Debug (Magtanong)
Ang LED debug block (LED_DEBUG_BLK_0) ay nagde-debug sa JESD204B link status at iba pang mga error. Kapag nakataas ang link, ang mga LED 1, 2, 3, 4, 5 at 6 ay kumikinang, habang ang mga LED 7 at 8 ay hindi kumikinang (na may DIP 1, 2, 3 at 4 ay nakatakda sa mababa sa SW8 dip slide switch).
3.2.7. Init_monitor (Magtanong)
Kapag mataas ang signal ng DEVICE_INIT_DONE mula sa Init_monitor block, ganap na na-configure ang transceiver. Ang signal na ito ay at ed na may ARST_N signal upang makakuha ng tamang reset signal para sa disenyo.
3.2.8. CORERESET_PF (Magtanong)
Sini-synchronize ng CoreReset_PF ang mga pag-reset sa domain ng orasan na tinukoy ng user. Tinitiyak nito na habang ang assertion ay asynchronous, ang negation ay kasabay ng orasan.
3.2.9. CoreJESD204BTX (Magtanong)
Ang CoreJESD204BTX ay ang transmitter interface ng JEDEC JESD204B standard. Para sa demo na disenyo, ang IP core na ito ay na-configure sa Libero®, tulad ng ipinapakita sa sumusunod na figure.

Larawan 3-3. CoreJESD204BTX Configurator

Para sa karagdagang impormasyon tungkol sa CoreJESD204BTX, tingnan Handbook ng CoreJESD204BTX.
3.2.10. CoreJESD204BRX (Magtanong)
Ang CoreJESD204BRX ay ang receiver interface ng JEDEC JESD204B standard. Para sa demo na disenyo, ang IP core na ito ay na-configure sa Libero®, tulad ng ipinapakita sa sumusunod na figure.
Tandaan: Sa view ang kumpletong configuration, buksan ang configurator ng IP mula sa loob ng disenyo.

Larawan 3-4. Configurator ng CoreJESD204BRX

Para sa karagdagang impormasyon tungkol sa CoreJESD204BRX, tingnan Handbook ng CoreJESD204BRX.
3.2.11. Interface ng Transceiver (Magtanong)
Ang Polar Fire ® high-speed transceiver (PF_XCVR) ay isang hard IP block na idinisenyo upang suportahan ang mataas na bilis ng mga rate ng data mula 250 Mbps hanggang 12.5 Gbps. Sa demo na ito, ang transceiver block (PF_XCVR) ay naka-configure sa 8b10b mode na may Clock Data Recovery (CDR) reference clock na 125 MHz upang suportahan ang 5.0 Gbps data rate.
Ang Polar Fire transmit PLL (PF_TX_PLL) ay nagbibigay ng reference na feed ng orasan sa transceiver. Ang nakalaang reference na orasan (PF_XCVR_REF_CLK) ay nagtutulak sa PF_TX_PLL upang makabuo ng gustong output na orasan para sa 5.0 Gbps na rate ng data.
Ipinapakita ng sumusunod na figure ang configuration ng transceiver interface.
Tandaan: Sa view ang kumpletong configuration, buksan ang configurator ng IP mula sa loob ng disenyo.

Larawan 3-5. Transceiver Interface Configurator

Istraktura ng Clocking

(Magtanong)

Sa reference na disenyo, mayroong tatlong mga domain ng orasan:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Ang on-board na 125-MHz crystal oscillator ay nagtutulak sa XCVR reference clock, na nagbibigay ng orasan sa DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 at DATA_HANDLE.
Mahalaga: Kung may pagbabago sa data rate o reference clock ng transceiver, kailangan mong i-reconfigure ang COREUART.
Ang sumusunod na figure ay nagpapakita ng clocking structure.
Larawan 4-1. Istraktura ng Clocking

I-reset ang Structure

(Magtanong)

Ang DEVICE_INIT_DONE at ang panlabas na reset signal ARST_N ay nakamapa sa pin N4 sa Splash Kit.
Ang mga signal na ito ay nagpasimula ng pag-reset ng system (FABRIC_RESET_N) sa pamamagitan ng res_syn_0 block.
Ang FABRIC_RESET_N signal mula sa res_syn_0 block ay nagbibigay ng direktang pag-reset sa mga sumusunod na module:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Bukod pa rito, ang FABRIC_RESET_N ay konektado sa reset synchronizer block, na namamahagi ng mga naka-synchronize na reset signal sa mga sumusunod na functional blocks:

• pbs_checker
• DATA_HANDLE
• DATA_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  Ang RX_RESET_N output mula sa CoreJESD204BRX module ay nagbibigay ng mga reset signal sa:
• LANE0_PCS_ARST_N input ng PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Ipinapakita ng sumusunod na figure ang istraktura ng pag-reset.
Larawan 5-1. I-reset ang Structure

Ginagaya ang Polar Fire® JESD204B Design

(Magtanong)
Upang gayahin ang disenyo, gawin ang mga sumusunod na hakbang:

1. Simulan ang Libero®, at piliin ang Project > Tool Profiles….
2. Sa Tool Profiles window, piliin ang Synthesis and Simulation sa mga pane ng Tools at piliin ang pinakabagong mga path ng direktoryo ng aktibong pag-install para sa dalawang tool na ito.

Para sa Simulation, i-browse ang disenyo files folder, lumikha ng Libero Project gamit ang mga ibinigay na TCL script, at i-click ang Simulate bilang naka-highlight sa Figure 6-2. Para sa karagdagang impormasyon, tingnan ang Appendix B: Pagpapatakbo ng TCL Script.
Ang isang testbench ay ibinigay upang gayahin ang JESD204B PRBS pattern at pagpili ng waveform. Ang sumusunod na figure ay nagpapakita ng pakikipag-ugnayan sa pagitan ng testbench at ang disenyo.
Larawan 6-1. Testbench at JESD204B Demo Design Interaction

Binubuo ng testbench ang pagpili ng pagsubok para sa PRBS input (PRBS7, PRBS15, PRBS23 at PRBS31) at waveform input (sine wave, sawtooth wave, triangle wave at square wave). Sinusubaybayan din nito ang mga signal ng status ng output ng JESD204B (SYNC_N, ALIGNED at CGS_ERR) para sa pag-verify ng mga yugto ng JESD204B, at mga signal ng status ng output ng PRBS checker na O_BAD at O_ERROR[4:0].
Upang gayahin ang disenyo, sa tab na Daloy ng Disenyo, i-double click ang Simulate sa ilalim ng I-verify ang Pre Synthesized Design. Ang pagpipiliang Simulate ay naka-highlight sa sumusunod na figure.

Larawan 6-2. Pagtulad sa Disenyo

Kapag sinimulan ang simulation, kino-compile ng simulation tool ang lahat ng pinagmulan ng disenyo files, pinapatakbo ang simulation, at kino-configure ang waveform viewer para ipakita ang mga simulation signal.
Tandaan: Sa ilang partikular na kaso, maaaring lumabas ang isang prompt na humihiling ng pagpili ng aktibong stimulus bago simulan ang simulation. Upang malutas ito, mag-navigate sa Stimulus Hierarchy, i-right-click ang PF_JESD204B_SA_TOP_TB_8b (top.v) at piliin ang Itakda bilang Active Stimulus, tulad ng ipinapakita sa sumusunod na figure.
Larawan 6-3. Itakda Bilang Aktibong Stimulus

6.1. Daloy ng Simulation (Magtanong)
Ang mga sumusunod na hakbang ay naglalarawan sa JESD204B testbench simulation flow:

1. Sa simula, nire-reset ng signal ng NSYSRESET ang lahat ng mga bahagi.
2. Pagkatapos masimulan ang transceiver block, ang TB_RX_READY signal ay iginiit na mataas.
3. Nag-isyu ang JESD204BRX ng kahilingan sa pag-synchronize sa pamamagitan ng pagpapababa ng TB_SYNC_N pin.
4. Sinusuri ng bloke ng JESD204BRX ang mga k28.5 na character na ipinadala ng bloke ng JESD204BTX.
5. Ang yugto ng CGS at ILA ay magsisimula pagkatapos igiit na mataas ang signal ng TB_SYNC_N.
6. Sinusuri ng testbench kung mababa ang signal ng CGS_ERR o hindi, at kinukumpleto ang yugto ng pag-synchronize ng pangkat ng code.
7. Iginiit ng link na JESD204BRX na mataas ang signal ng TB_SYNC_N.
8. Pagkatapos ng matagumpay na pagkumpleto ng yugto ng CGS, ang JESD204BTX block ay magsisimula sa Initial Lane
   Alignment (ILA) sequence sa pamamagitan ng pagpapadala ng apat na multi-frame sa sumusunod na sequence:
   – Unang frame sa TB_TX_SOMF = 0x8
   – Pangalawang frame sa TB_TX_SOMF = 0x2
   – Pangatlong frame sa TB_TX_SOMF = 0x8
   – Ikaapat na frame sa TB_TX_SOMF = 0x2
9. Ang link na JESD204BRX ay nagsisimulang makatanggap ng apat na multi-frame sa sumusunod na pagkakasunud-sunod:
   – Unang frame sa TB_TX_SOMF = 0x8
   – Pangalawang frame sa TB_TX_SOMF = 0x2
   – Pangatlong frame sa TB_TX_SOMF = 0x8
   – Ikaapat na frame sa TB_TX_SOMF = 0x2
10. Ang ILA phase test ay pumasa kung ang lahat ng JESD204BRX DATA_OUT ay maayos na natanggap na may frame alignment.
11. Pagkatapos ng matagumpay na pagkumpleto ng yugto ng ILA, ang bloke ng JESD204BTX ay papasok sa yugto ng data.
12. Sa yugto ng data, ang sumusunod na data ay ipinadala sa bloke ng JESD204BTX: PRBS7, PRBS15, PRBS23 at PRBS31 gamit ang PRBS generator.
13. Sine, Square, Saw at triangular waves ay nabuo mula sa waveform generator.
14. Sinusuri ng tagasuri ng PRBS ang natanggap na pattern ng PRBS laban sa inaasahang pattern ng PRBS.
15. Ang output ng waveform ay maaaring viewed sa simulation window sa kaukulang pagpili ng wave tulad ng ipinapakita sa Figure 6-5.
16. Kung walang nakitang error ang data checker, maglalabas ang testbench ng mensaheng TESTBENCH PASSED na nagsasaad na matagumpay ang simulation. Kung may na-detect na error, ang testbench ay magbibigay ng isang TESTBENCH FAILED na mensahe upang isaad na ang testbench ay nabigo.
    Habang tumatakbo ang simulation, makikita mo ang status ng mga test case sa Transcript window ng Model Sim, tulad ng ipinapakita sa sumusunod na figure.

Larawan 6-4. Transcript Window

Pagkatapos ng simulation, ipinapakita ng Waveform window ang mga simulation waveform tulad ng ipinapakita sa sumusunod na figure.
Note: Ikaw maaaring makapansin ng ilang babala sa log. Lumilitaw ang mga ito dahil hindi ginagamit ang UART sa simulation. Ang simulation ay nakatuon lamang sa JESD, habang ang UART at RAM ay kasama para sa mga layunin ng GUI.
Larawan 6-5. Simulation Waveform Window

Pag-set Up ng Demo

(Magtanong)

Pagkatapos mabuo ang bitstream, dapat na naka-program ang Polar Fire® device. Upang i-program ang Polar Fire device, gawin ang mga sumusunod na hakbang:

1. Tiyakin na ang mga setting ng jumper sa pisara ay pareho sa nakalista sa sumusunod na talahanayan.
   Talahanayan 7-1. Mga Setting ng Jumper

   Jumper	Paglalarawan	Default
   J11	Isara ang pin 1 at 2 para sa programming sa pamamagitan ng FTDI chip. Buksan ang pin 1 at 2 para sa programming sa pamamagitan ng external na FlashPro4 o FlashPro5 device.	Bukas
   J3	Jumper upang piliin ang core voltage. Isara ang pin 1 at 2 para sa 1.05 V. Buksan ang pin 1 at 2 para sa 1.0 V.	sarado
   J10	Isara ang pin 1 at 2 para sa programming sa pamamagitan ng external na flash ng SPI. Kung bukas ang J10, pinapayagan nito ang SPI slave programming gamit ang FTDI chip.	Bukas

2. Ikonekta ang power supply cable sa J2 connector sa board.
3. Ikonekta ang USB cable mula sa host PC sa J1 (FTDI port) sa board.
4. Power On the board gamit ang SW1 slide switch.
   Kapag naka-power up ang board, kumikinang ang power supply LEDs 1 hanggang 4. Para sa karagdagang impormasyon tungkol sa mga LED sa Polar Fire Splash Board, tingnan ang UG0786: Polar Fire FPGA Splash Kit User Guide.
5. Sa tab na Libero Design Flow, i-double click ang Run PROGRAM Action.

Upang view ang kaukulang log file, mag-navigate sa tab na Mga Ulat, i-right-click ang Run Program Action at piliin View Ulat.
Kapag matagumpay na na-program ang device, lilitaw ang isang berdeng marka ng tsek tulad ng ipinapakita sa sumusunod na figure. Para sa impormasyon tungkol sa kung paano patakbuhin ang JESD204B standalone demo, tingnan ang Running the Demo.

Larawan 7-1. Nakumpleto ang Programming ng Device

Pagprograma ng Device Gamit ang Flash Pro Express

(Magtanong)
Inilalarawan ng seksyong ito kung paano i-program ang Polar Fire® device gamit ang programming job file gamit ang Flash Pro Express. Ang .trabaho file ay makukuha sa sumusunod na disenyo files lokasyon ng folder: mpf_an5978_df/Programming_Files/itaas. trabaho.

Upang i-program ang device, gawin ang mga sumusunod na hakbang:

1. Sa host PC, ilunsad ang Flash Pro Express software.
2. Upang lumikha ng bagong proyekto, i-click ang Bago o Bagong Proyekto ng Trabaho mula sa Flash Pro Express Job mula sa menu ng Proyekto.
3. Ilagay ang sumusunod sa New Job Project mula sa Flash Pro Express Job dialog box:
   - Trabaho sa programming file: I-click ang Mag-browse at mag-navigate sa lokasyon kung saan ang trabaho file ay matatagpuan at piliin ang file. Ang default na lokasyon ay: mpf_an5978_df/Programming_Files/itaas. trabaho.
   – Lokasyon ng proyekto ng trabaho sa Flash Pro Express: I-click ang Mag-browse at mag-navigate sa lokasyon ng proyekto ng Flash Pro Express.
   Larawan 8-1. Bagong Job Project mula sa Flash Pro Express Job
4. I-click ang OK. Ang kinakailangang programming file ay napili at handa nang i-program sa device.
5. Lumilitaw ang window ng Flash Pro Express, tulad ng ipinapakita sa sumusunod na figure. Kumpirmahin na lumilitaw ang isang numero ng programmer sa field ng Programmer. Kung hindi, kumpirmahin ang mga koneksyon sa board at i-click ang Refresh/Rescan Programmer.
   Larawan 8-2. Pagprograma ng Device
6. I-click ang RUN. Kapag matagumpay na na-program ang device, ang isang RUN PASSED status ay ipapakita tulad ng ipinapakita sa sumusunod na figure.
   Larawan 8-3. FlashPro Express—RUN PASSED
7. Isara ang Flash Pro Express o i-click ang Exit sa tab na Project.

Pagpapatakbo ng Demo

(Magtanong)

Inilalarawan ng seksyong ito kung paano gamitin ang JESD204B GUI upang patakbuhin ang JESD204B demo sa Polar Fire® Splash Board.
9.1. Pag-install ng GUI (Magtanong)
Upang patakbuhin ang demo, i-install ang JESD204B GUI. Ang GUI ay nagbibigay-daan sa pagpili ng iba't ibang PRBS test pattern bilang input, at ipinapakita ang JESD204B status signal at ang PRBS status na natanggap mula sa board.
Ang Waveform na tab ng GUI ay nagpapakita ng mga output waveform na natanggap mula sa board para sa bawat waveform na pinili bilang input.

Upang i-install ang GUI, gawin ang mga sumusunod na hakbang:

1. I-install ang JESD204B_GUI application (setup.exe) mula sa sumusunod na disenyo files folder: mpf_an5978_df/GUI.
2. Upang simulan ang GUI application, i-double click ang JESD204B_GUI application mula sa installation directory.

9.2. Pagpapatakbo ng Demo Design (Magtanong)
Upang patakbuhin ang JESD204B demo, gawin ang mga sumusunod na hakbang:

1. Ikonekta ang mga jumper at i-set up ang Polar Fire® Splash Board gaya ng inilarawan sa mga hakbang 1 hanggang 4 ng Pag-set Up ng Demo.
2. Sa Device Manager sa host PC, tandaan ang COM port na nauugnay sa USB serial converter
   C. Para matukoy ang COM port, tingnan ang Location field sa mga katangian ng bawat COM port.
3. Sa Start menu ng host PC, i-click ang JESD204B_GUI.
4. Mula sa listahan ng mga COM port, piliin ang COM port na tinukoy sa hakbang 2, at i-click ang Connect, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-1. Pagpili ng COM Port Mahalaga: Port maaaring mag-iba ang mga numero. Sa ex na itoample, COM port 32 ang tamang port na pipiliin.
   Pagkatapos ng matagumpay na koneksyon, ang tagapagpahiwatig ng Host Connection ay magiging berde, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-2. Matagumpay na Host ConnectionInililista ng sumusunod na talahanayan ang mga status signal na ipinapakita sa JESD204B GUI.
   Talahanayan 9-1. Mga Signal ng Katayuan sa JESD204B GUI

   Signal	Paglalarawan
   Koneksyon ng Host	Ipinapakita ang katayuan ng komunikasyon ng UART.
   Katayuan ng Link	Ipinapakita ang status ng link ng komunikasyon sa pagitan ng TX at RX.
   SYNC_N	Isinasaad ang status ng JESD204B.
   NAHAY	Isinasaad na ang lahat ng transceiver lane ay nakahanay.
   RX VALID	Isinasaad na ang data ng RX ay wasto. Sa 8b10b mode, ay nagpapahiwatig na ang comma alignment ay naganap at ang CDR ay naka-lock.
   Katayuan ng PRBS	Nagsasaad ng error sa PRBS.
   Bilang ng Error	Nagbibigay ng bilang ng mga error na naganap sa pagsusuri ng PRBS
   CGS_ERR	Nagsasaad ng error sa pag-synchronize ng pangkat ng code.
   NIT_ERR	Nagsasaad ng error na "wala sa talahanayan".
   DISP ERR	Nagsasaad ng error sa pagkakaiba.
   LINK_CD_ERR	Nagsasaad ng hindi pagkakatugma ng data ng configuration ng link.
   UCC_ERR	Nagsasaad ng error na "hindi inaasahang control character."

5. Mula sa listahan ng Input Selection, piliin ang pattern na ipapadala, at i-click ang START, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-3. Pagpili ng PatternAng napiling pattern ay ipinadala sa pamamagitan ng serial transmit link at natanggap ng CoreJESD204BRX, na nagsusuri ng mga error. Sa anumang oras, maaaring masubaybayan ang status ng JESD204B gamit ang mga signal ng status sa GUI, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-4. Status ng Link at Status ng JESD204B
6. Upang makabuo ng error sa PRBS data, i-click ang Bumuo ng Data Error.
   Ang tagapagpahiwatig ng Katayuan ng PRBS ay nagiging pula, at ang field ng Error Count ay nagpapakita ng bilang ng mga error, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-5. Error sa Data
7. I-click ang I-clear ang Error upang i-clear ang mga error sa PRBS data at i-reset ang PRBS status.
   Ang indicator ng PRBS Status ay nagiging berde, at ang Error Count ay nagbabago sa 0, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-6. Na-clear ang Error sa Data
8. Upang makabuo ng error sa link sa pagitan ng CoreJESD204BTX at ng transceiver lane, i-click ang Bumuo ng Error sa Link.
   Ang Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR at CGS_ERROR indicator ay nagiging pula, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-7. Error sa Link
9. Upang i-clear ang error sa link, i-click ang I-clear ang Error.
   Ang mga indicator ng status ay nagiging berde, tulad ng ipinapakita sa sumusunod na figure.
   Larawan 9-8. I-clear ang Error sa Link
10. Upang baguhin ang pattern, piliin ang Triangle mula sa listahan ng Input Selection.
    Ang napiling pattern ay ipinadala sa serial transmit link at natanggap ng CoreJESD204BRX. Sa anumang oras, maaaring masubaybayan ang status ng JESD204B gamit ang mga signal ng status sa GUI.
11. Upang view ang waveform na natanggap mula sa CoreJESD204BRX, i-click ang Waveform na tab, tulad ng ipinapakita sa sumusunod na figure.
    Larawan 9-9. Triangle Waveform
12. Upang tapusin ang demo, i-click ang Ihinto at isara ang GUI.

Apendiks A: Mga Sanggunian

(Magtanong)

Inililista ng seksyong ito ang mga dokumentong nagbibigay ng higit pang impormasyon tungkol sa pamantayan ng JESD204B at mga IP core na ginamit sa disenyo ng demo.

• Para sa impormasyon tungkol sa pamantayan ng interface ng JESD204B, bisitahin ang JEDEC website.
• Para sa impormasyon tungkol sa mga bloke ng Polar Fire transceiver, PF_TX_PLL at PF_XCVR_REF_CLK, tingnan Gabay sa Gumagamit ng Polar Fire Family Transceiver.
• Para sa higit pang impormasyon tungkol sa PF_TPSRAM (PF Micro SRAM), tingnan ang Gabay sa Gumagamit ng Tela ng Pamilya ng Polar Fire.
• Para sa karagdagang impormasyon tungkol sa CoreJESD204BTX, tingnan Handbook ng CoreJESD204BTX.
• Para sa karagdagang impormasyon tungkol sa CoreJESD204BRX, tingnan Handbook ng CoreJESD204BRX.
• Para sa karagdagang impormasyon tungkol sa Libero, Model Sim at Simplify, tingnan ang Microchip Libero SoC webpahina.

Appendix B: Pagpapatakbo ng TCL Script

(Magtanong)

Ang mga script ng TCL ay ibinigay sa disenyo files folder sa ilalim ng direktoryo ng HW. Kung kinakailangan, ang daloy ng disenyo ay maaaring kopyahin mula sa Pagpapatupad ng Disenyo hanggang sa pagbuo ng trabaho file. Upang patakbuhin ang TCL, gawin ang mga sumusunod na hakbang:

1. Ilunsad ang Libero® software.
2. Piliin ang Project > Execute Script….
3. I-click ang Mag-browse at piliin ang script.tcl mula sa na-download na direktoryo ng HW.
4. I-click ang Run.

Pagkatapos ng matagumpay na pagpapatupad ng script ng TCL, nilikha ang proyekto ng Libero sa loob ng direktoryo ng HW. Para sa higit pang impormasyon tungkol sa mga TCL script, tingnan ang mpf_an5978_df/HW/TCL_Script_readme.txt.
Para sa higit pang mga detalye sa mga TCL command, tingnan ang TCL Commands Reference Guide. Para sa anumang mga query na nakatagpo kapag tumatakbo ang TCL script, makipag-ugnayan sa Technical Support.

Kasaysayan ng Pagbabago

(Magtanong)

Inilalarawan ng kasaysayan ng rebisyon ang mga pagbabagong ipinatupad sa dokumento. Ang mga pagbabago ay nakalista ayon sa rebisyon, simula sa kasalukuyang publikasyon.

Rebisyon	Petsa	Paglalarawan
A	08/2025	Ang sumusunod ay ang listahan ng mga pagbabagong ginawa sa rebisyon A ng dokumento: • Ang dokumento ay inilipat sa template ng Microchip. • Ang numero ng dokumento ay na-update mula 50200796 hanggang DS00005978. • Ang ID ng dokumento ay na-update mula DG0796 patungong AN5978.
3.0	—	Ang dokumentong ito ay na-update kaugnay ng paglabas ng Libero® SoC Polar Fire v2.2.
2.0	—	Na-update ang dokumentong ito kaugnay ng release ng Libero SoC Polar Fire v2.1.
1.0	—	Ang unang publikasyon ng dokumentong ito.

Suporta sa Microchip FPGA

Ang grupo ng mga produkto ng Microchip FPGA ay sumusuporta sa mga produkto nito sa iba't ibang serbisyo ng suporta, kabilang ang Customer Service, Customer Technical Support Center, a website, at mga opisina sa pagbebenta sa buong mundo.
Iminumungkahi ang mga customer na bisitahin ang mga online na mapagkukunan ng Microchip bago makipag-ugnayan sa suporta dahil malamang na nasagot na ang kanilang mga tanong.
Makipag-ugnayan sa Technical Support Center sa pamamagitan ng website sa www.microchip.com/support. Banggitin ang FPGA Device Part number, piliin ang naaangkop na kategorya ng case, at i-upload ang disenyo files habang gumagawa ng kaso ng teknikal na suporta.
Makipag-ugnayan sa Customer Service para sa hindi teknikal na suporta sa produkto, gaya ng pagpepresyo ng produkto, pag-upgrade ng produkto, impormasyon sa pag-update, status ng order, at awtorisasyon.

• Mula sa North America, tumawag sa 800.262.1060
• Mula sa ibang bahagi ng mundo, tumawag sa 650.318.4460
• Fax, mula saanman sa mundo, 650.318.8044

Impormasyon sa Microchip

Mga trademark
Ang pangalan at logo ng "Microchip", ang logo ng "M", at iba pang mga pangalan, logo, at tatak ay mga rehistrado at hindi rehistradong trademark ng Microchip Technology Incorporated o mga kaakibat nito at/o mga subsidiary sa United States at/o ibang mga bansa ("Microchip Mga trademark”). Ang impormasyon tungkol sa Microchip Trademarks ay matatagpuan sa https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Legal na Paunawa
Ang publikasyong ito at ang impormasyon dito ay maaari lamang gamitin sa mga produkto ng Microchip, kabilang ang pagdidisenyo, pagsubok, at pagsasama ng mga produktong Microchip sa iyong aplikasyon. Ang paggamit ng impormasyong ito sa anumang iba pang paraan ay lumalabag sa mga tuntuning ito. Ang impormasyon tungkol sa mga application ng device ay ibinibigay lamang para sa iyong kaginhawahan at maaaring mapalitan ng mga update. Responsibilidad mong tiyakin na ang iyong aplikasyon ay nakakatugon sa iyong mga detalye. Makipag-ugnayan sa iyong lokal na opisina ng pagbebenta ng Microchip para sa karagdagang suporta o, kumuha ng karagdagang suporta sa www.microchip.com/en-us/support/design-help/client-support-services.

ANG IMPORMASYON NA ITO AY IBINIGAY NG MICROCHIP "AS IS". ANG MICROCHIP ay WALANG GUMAWA NG MGA REPRESENTASYON O WARRANTY NG ANUMANG URI MAHALAGA MAN O IPINAHIWATIG, NAKASULAT O BALIG, STATUTORY O IBA PA, NA KAUGNAY SA IMPORMASYON KASAMA NGUNIT HINDI LIMITADO SA ANUMANG IPINAHIWATIG NA WARRANTY NG HINDI PAGKAKABIGAY, AT PAGKAKATAON. LAYUNIN, O MGA WARRANTY NA KAUGNAY SA KUNDISYON, KALIDAD, O PAGGANAP NITO.
HINDI MANANAGOT ANG MICROCHIP SA ANUMANG INDIRECT, SPECIAL, PUNITIVE, INCIDENTAL, O CONSEQUENTIAL LOSS, PANCER, COST, O EXPENS OF ANUMANG URI NA KAUGNAY SA IMPORMASYON O SA PAGGAMIT NITO, GAANO MAN ANG SANHI, KAHIT NA MAY NAMIN POSIBILIDAD O ANG MGA PINSALA AY MAKIKITA. HANGGANG SA BUONG SAKOT NA PINAHAYAGAN NG BATAS, ANG KABUUANG PANANAGUTAN NG MICROCHIP SA LAHAT NG MGA CLAIMS SA ANUMANG PARAAN NA KAUGNAY SA IMPORMASYON O ANG PAGGAMIT NITO AY HINDI HIGIT SA HALAGA NG MGA BAYAD, KUNG MERON, NA DIREKTA NINYONG BINAYARAN SA MICROCHIP PARA SA IMPORMASYON.
Ang paggamit ng mga aparatong Microchip sa suporta sa buhay at/o mga aplikasyong pangkaligtasan ay ganap na nasa panganib ng mamimili, at sumasang-ayon ang bumibili na ipagtanggol, bayaran at hawakan ang Microchip na hindi nakakapinsala sa anuman at lahat ng pinsala, paghahabol, paghahabla, o gastos na nagreresulta mula sa naturang paggamit. Walang mga lisensya ang ipinadala, nang tahasan o kung hindi man, sa ilalim ng anumang mga karapatan sa intelektwal na ari-arian ng Microchip maliban kung iba ang nakasaad.

Tampok na Proteksyon ng Code ng Mga Microchip Device
Tandaan ang mga sumusunod na detalye ng tampok na proteksyon ng code sa mga produkto ng Microchip:

• Ang mga produktong Microchip ay nakakatugon sa mga pagtutukoy na nakapaloob sa kanilang partikular na Microchip Data Sheet.
• Naniniwala ang Microchip na ang pamilya ng mga produkto nito ay ligtas kapag ginamit sa inilaan na paraan, sa loob ng mga pagtutukoy sa pagpapatakbo, at sa ilalim ng normal na mga kondisyon.
• Pinahahalagahan ng Microchip at agresibong pinoprotektahan ang mga karapatan sa intelektwal na pag-aari nito. Ang mga pagtatangkang labagin ang mga tampok na proteksyon ng code ng mga produkto ng Microchip ay mahigpit na ipinagbabawal at maaaring lumabag sa Digital Millennium Copyright Act.
• Ni ang Microchip o anumang iba pang tagagawa ng semiconductor ay hindi magagarantiyahan ang seguridad ng code nito. Ang proteksyon ng code ay hindi nangangahulugan na ginagarantiya namin na ang produkto ay "hindi nababasag".
  Ang proteksyon ng code ay patuloy na umuunlad. Ang Microchip ay nakatuon sa patuloy na pagpapabuti ng mga tampok sa proteksyon ng code ng aming mga produkto.

 Tala ng Aplikasyon
© 2025 Microchip Technology Inc. at mga subsidiary nito
DS00005978A –

Mga Dokumento / Mga Mapagkukunan

MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdf] Gabay sa Gumagamit AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Splash Kit

Mga sanggunian

• User Manual